Home
Instructions&Guidelines
About Journal
Academic Integrity
Publishing Ethics Statement
Academic Misconduct
Editorial Board
Contact
Chinese
quotation:
[
Copy
]
[
Copy
]
【Print page】
【Download 【PDF Full text】
【
View/Add Comment
】
【
Download reader
】
【
Close
】
←Previous page
|
Page Next →
Back Issue
Advanced search
This Paper:Browse
2047
Download
54
码上扫一扫！
使用Active-VHDL软件进行数字系统的模块化设计
0
Font
large +
|
Default
|
Small
()
摘要
:
在数字系统的设计中，硬件描述语言的使用已经十分广泛，但是一些大型ＥＤＡ 软件十分昂贵。我们在设计ＡＴＭ 适配卡芯片时，采用了基于微机的Ａｃｔｉｖｅ －ＶＨＤＬ 软件和其他工具配合的设计系统，较好的完成了设计。
关键词
:
数字系统设计,EDA软件,VHDL,FPGA
DOI：
10.3969/j.issn.1001-893X.
基金项目
:
()
Abstract
:
Key words
:
