《电讯技术》，不收费还发稿酬的权威期刊、核心期刊！

首页 期刊视频编委会征稿启事出版道德声明审稿流程读者订阅论文查重联系我们English

引用本文：

刘江,汪涛,刘洛琨.误码测试IP核的设计[J].电讯技术，2005，45（5）：143 - 146. [点击复制]
.Design of IP Core for Bit Error Ratio Test[J].，2005，45（5）：143 - 146. [点击复制]

本文已被：浏览 2542次下载 49次	码上扫一扫！
误码测试IP核的设计

0 字体:加大+\|默认\|缩小-
()

摘要:

提出了一种误码测试IP核的设计方案,可嵌入通信系统,作为系统自检单元的一部分完成系统的误码测试。通过IP核内置的异步串行接口,计算机可以对IP核进行参数配置,并读取误码数据进行性能分析。文中介绍了误码测试IP核结构和关键技术的实现,最后给出了计算机上测试软件的开发方法。

关键词: 通信系统设计误码测试 IP核

DOI：10.3969/j.issn.1001-893X.

投稿时间：2004-11-02

基金项目:

Design of IP Core for Bit Error Ratio Test

()

Abstract:

This paper presents a design method of IP core for bit error ratio test.This IP core can be embedded into communication systems as a part of self-test unit and fulfill bit error ratio test.Control computer can configure the IP core and read bit error information through the UART interface built inside the IP core.The paper first introduces the architecture and key techniques of the IP core,and then gives some idea of development of test software running in the control computer.

Key words: FPGA