《电讯技术》，不收费还发稿酬的权威期刊、核心期刊！

首页 期刊视频编委会征稿启事出版道德声明审稿流程读者订阅论文查重联系我们English

引用本文：

曾黄麟.一种快速全数字锁相环[J].电讯技术，1988，（5）： - . [点击复制]
.A fast all digital phase-locked loop[J].，1988，（5）： - . [点击复制]

本文已被：浏览 3043次下载 80次	码上扫一扫！
一种快速全数字锁相环

0 字体:加大+\|默认\|缩小-
()

摘要:

本文根据突发式数字通信快速锁相要求,提出一种位同步信号提取的新的快速全数字锁相环方案.它比一般数字锁相环捕捉速度最大可以提高N/2倍,且环路的同步时间与量化相位误差的矛盾也得到了解决,因而环路精度也大有改善.本文主要以一阶环为例讨论位同步信号提取.

关键词: 通信,全数字锁相环

DOI：

基金项目:

A fast all digital phase-locked loop

()

Abstract:

This paper presents a new type of all digital phase-locked loop(ADPLL)used for extracting a bit-synchronous signal to meet the requirements of the fast phase-locked in burst digital communication.The fastest synchronous speed of the loop is increased N/2 than that of the general ADPLL.Phase error precision of the loop is improved largly with reducing contradiction of the synchronous time and phase quantized error. This paper discusses extraction of the bit-synchronous signal with a first-order ADPLL mainly.

Key words: Communication,All Digital Phase-Locked Loop