摘要: |
设计了一种四阶低抖动带双控制环路压控振荡器的锁相环(PLL)。该锁相环在恒定的反馈参数下,压控振荡器压频增益几近恒定。锁相环的所有部件都设计在同一芯片上,电路设计基于0.35μmCMOS工艺。HSPICE仿真结果显示,所设计的锁相环路具有很好的抗噪声性能,工作在800MHz频率范围内,整个相位抖动小于4ps rms。 |
关键词: 锁相环 压控振荡器 |
DOI:10.3969/j.issn.1001-893X. |
投稿时间:2005-05-11修订日期:2005-11-08 |
基金项目: |
|
A New 4th Order and Low Jitter CMOS Phase Locked Loop with a Dual Control Path |
|
() |
Abstract: |
|
Key words: CMOS |