欢迎访问《电讯技术》编辑部网站！

首页 期刊简介编委会征稿启事出版道德声明审稿流程读者订阅论文查重联系我们English

引用本文：

倪燕,陈颖,杨云志,陈正霞.高速RS(31,15)编译码器的FPGA实现[J].电讯技术，2005，45（1）：174 - 177. [点击复制]
.Implementation of RS(31,15) Encoder and Decoder with FPGA[J].，2005，45（1）：174 - 177. [点击复制]

本文已被：浏览 2037次下载 53次	码上扫一扫！
高速RS(31,15)编译码器的FPGA实现

0 字体:加大+\|默认\|缩小-
()

摘要:

RS码由于具有优良的纠错能力而得到广泛应用。在军事通信中常以RS(31, 15)作为首选码。本文用一片现场可编程门阵列 (FPGA)芯片实现了高速RS(31, 15)编译码器。该编译码器具有体积小、性能稳定、工作速度高等优点。

关键词: RS(31,15)编译码器纠错现场可编程门阵列性能

DOI：10.3969/j.issn.1001-893X.

基金项目:

Implementation of RS(31,15) Encoder and Decoder with FPGA

()

Abstract:

RS(Reed-Solomon)code is being used widely because of its powerful error correction capability. RS(31,15) code is used first in military communication.This paper has fulfilled RS(31,15) encoder and decoder by means of advanced FPGA(Field Programmable Gate Array). The encoder and decoder have such advantages as small size,good performance and high speed.

Key words: RS(31,15)encoder and decoder,Error correction,FPGA,Performance