欢迎访问《电讯技术》编辑部网站！

首页 期刊简介编委会征稿启事出版道德声明审稿流程读者订阅论文查重联系我们English

引用本文：

程晓军,葛宁.一种用于ASIC芯片测试的多接口CPU模型的VHDL设计[J].电讯技术，2001，41（5）：13 - 17. [点击复制]
.A VHDL Design of Multi- interface CPU Model for ASIC Test[J].，2001，41（5）：13 - 17. [点击复制]

本文已被：浏览 1319次下载 48次	码上扫一扫！
一种用于ASIC芯片测试的多接口CPU模型的VHDL设计

0 字体:加大+\|默认\|缩小-
()

摘要:

为了对具有不同CPU接口的VHDL语言实现的ASIC芯片进行仿真测试，降低芯片测试的复杂性及成本，本文设计了一个专门用于芯片测试的CPU模型。模型用VHDL语言实现，设计采用了分层次、模块化的设计思想。与现有的VHDL实现的CPU模型相比较，该模型具有结构简单、多接口、高效率、调试使用方便等特点，本文对此CPU模型的设计思想，结构作了介绍和分析。

关键词: 专用集成电路硬件描述语言芯片测试多接口CPU模型

DOI：10.3969/j.issn.1001-893X.

修订日期：2001-04-19

基金项目:

A VHDL Design of Multi- interface CPU Model for ASIC Test

()

Abstract:

Test of ASICs with various CPU interfaces often brings considerable complexity and cost.This paper introduces a CPU model specially designed for ASIC test to eliminate such difficulties.The model uses layered structure and is highly modularized,which offers better expandability of both interface and internal function.Comparing with existing models,this one has the advantages of flexible interface,function-expandability,higher efficiency and easier debugging mechanism.This paper introduces the main design thoughts and internal structure of the CPU model.

Key words: ASIC,Simulation and test,VHDL,