首页期刊简介编委会征稿启事出版道德声明审稿流程读者订阅论文查重联系我们English
引用本文
  • 洪一.适用于VLSI的一种并行乘法器结构[J].电讯技术,1989,(2):17 - 20.    [点击复制]
  • .A parallel multiplier for VLSI[J].,1989,(2):17 - 20.   [点击复制]
【打印本页】 【下载PDF全文】 查看/发表评论下载PDF阅读器关闭

←前一篇|后一篇→

过刊浏览    高级检索

本文已被:浏览 1380次   下载 60 本文二维码信息
码上扫一扫!
适用于VLSI的一种并行乘法器结构
0
()
摘要:
本文给出了二进制补码和无符号乘法器的通用表达式。对VLSI乘法器的结构进行了讨论。
关键词:  VLSI 乘法器 信号处理 并行乘法器
DOI:
基金项目:
A parallel multiplier for VLSI
()
Abstract:
The uniform expression of multiplier of two's complement and unsignednumber are given in this paper. The multiplier construction for VLSI is discussed.
Key words:  Technique of Signal Processing,Parallel Multiplier
安全联盟站长平台