doi:10.3969/j.issn.1001-893x.2015.12.019

引用格式:杨航,李洪烈,赵冬梅,等.某型 DFTI 总线记录器故障分析及改进[J].电讯技术,2015,55(12):1417-1421. [YANG Hang, LI Honglie, ZHAO Dongmei, et al. Fault Analysis and Improvement of a DFTI Recorder[J]. Telecommunication Engineering, 2015, 55(12):1417-1421.]

某型 DFTI 总线记录器故障分析及改进*

杨航**,李洪烈,赵冬梅,王倩,王茹意

(海军航空工程学院 青岛校区,山东 青岛 266041)

摘要:针对某型数字飞控总线接口(DFTI)记录器发生的断记故障,通过分析定位故障原因,优化了 DFTI 总线记录器设计,改进同步判断方式,对 DFTI 解码模块同步头的判断方式由原来的双任务独立判断改为单任务互斥判断;增加对于帧长度出错、帧头识别失败和总线数据通信容错机制,在写入的空闲期确保写使能关闭,保证写使能处于受控状态。试验结果验证了改进方法的有效性和可靠性。

关键词:航空设备;飞行参数记录系统;数字飞控总线;记录器设计;故障定位;数据通信

中图分类号:TN911.4;V241.07 **文献标志码:**A **文章编号:**1001-893X(2015)12-1417-05

Fault Analysis and Improvement of a DFTI Recorder

YANG Hang, LI Honglie, ZHAO Dongmei, WANG Qian, WANG Ruyi

(Qingdao Branch, Naval Aeronautical Engineering Institute, Qingdao 266041, China)

Abstract: According to the analysis of halting execution of a digital flight interface (DFTI) recorder, this paper optimizes the design of DFTI recorder, improves the confidence judgement of bit synchronization, and updates the confidence judgement mechanism from independent mode to mutual exclusion mode. It also adds the fault tolerance mechanism to frame length error and frame flag identification to ensure data writing in control, which means turning off the writing enable signal in the writing free time. Experimental result proves the availability and the reliability of the updating method.

Key words: aviation equipment; flight data recording system; DFTI bus; recorder design; fault location; data communication

1 引言

数字飞控总线接口(Digital Flight Interface, DFTI)常用作飞行控制系统或飞行管理系统外部总线,其信号电气性能符合 RS422 接口规范,链路层协议符合 1553B 总线协议规范^[1-2],编码方式为双向差分 Manchester II 编码,传输速率为 1Mb/s,同步域也采用 1553 的命令字格式^[3-4]。

本文根据 DFTI 协议规范,按照 DFTI 理论模型基于 FPGA 设计了某型 DFTI 总线记录器,针对应用中发生的断记故障进行了分析,发现当 DFTI 总线

上出现异常扰动时,DFTI 解码模块会对总线上的信号产生误解码,导致 DFTI 接收控制流程发生紊乱,大量非法重复数据误写入后端 HDLC 总线 FIFO 缓存模块,溢出保护后引发断记故障。针对同步头判断错误的问题,对 DFTI 解码模块同步头的判断方式由原来的双任务独立判断,改为单任务互斥判断;接收控制模块接收到一个数据字后,字的高低字节写入加入保护机制,防止一个字的高低字节写入被打断,从而保证可靠写入;在写入的空闲期确保写使能关闭,增加对于帧长度出错、帧头识别失败和总线

* 收稿日期:2015-03-17;修回日期:2015-06-11 Received date:2015-03-17;Revised date:2015-06-11

** 通讯作者:13576150@qq.com Corresponding author:13576150@qq.com

数据通信容错机制,实现了 DFTI 总线记录器故障归零。

2 问题分析

2.1 DFTI 总线模型

基于 FPGA 的 DFTI 总线设计模型如图 1 所示。图中 DFTI 解码模块将收到的 ManchesterII 码解码,得出 16 位并行数据,并给出各种校验结果。DFTI 接收控制模块采用状态机方式完成解码后数据的处理,包括帧协议控制、缓存写入控制、帧长度控制等功能。DFTI 通道缓存模块采用 FPGA 自带的 FIFO 宏模块,实现数据缓存、协调异步读写的功能。

图 1 基于 FPGA 的 DFTI 总线理论设计模型
Fig. 1 DFTI theoretical design model based on FPGA

2.2 现象分析

DFTI 总线记录器断记时,出现大量相同字节数据,由 DFTI 总线工作原理分析^[1-2],出现此故障现象的主要可能是 DFTI 接收控制模块在写使能信号长时间打开而未被正常关闭时,将内部数据寄存器中的高 8 位数据按照 64 MHz(全局时钟)的频率持续写入 DFTI 数据缓存模块中的 FIFO 宏模块。

DFTI 接收控制模块的工作原理如图 2 所示。图中当等待数据字标志有效时,如果数据字写使能 rx_dw 同时有效,首先打开 DFTI 数据缓存模块的写使能,把数据寄存器中的高 8 位写到 FIFO 宏模块中;此时如果指令字写使能 rx_csw 有效,则 DFTI 接收控制模块状态机将跳转到等待指令字状态,由于数据字写使能理论上仍保持有效状态,DFTI 接收控制模块按照 64 MHz 的全局时钟频率将数据寄存器的高 8 位持续写入 FIFO 宏模块,这样就可能出现大量重复数据从后端 FIFO 宏模块中读出,并通过 HDLC 总线向外部发送,由于溢出保护的设置,大量数据写入 HDLC 接口缓存造成溢出保护,发生停记故障。FIFO 宏模块读写时序图如图 3 所示。

图 2 DFTI 接收控制模块工作流程
Fig. 2 The task flow of DFTI receive control modular

图 3 FIFO 宏模块读写时序图
Fig. 3 Read and write timing of FIFO macro module

由以上分析可见,如果 DFTI 接收控制模块在等待接收外部总线数据字时收到指令字和数据字同时有效,就可能引发 DFTI 总线记录器停止记录的现象。

2.3 问题定位

指令字和数据字的判断程序在 DFTI 解码模块中完成,工作流程如图 4 所示。由图 4 可见,DFTI 解码模块中对同步头的判断使用了两个并行的任务,因此可能出现一个字被同时判断成指令字和数据字的任务冲突。以数据字为例,字头的判断如图 5 所示。

图 4 DFTI 解码模块工作流程
Fig. 4 The task flow of DFTI decoding modular

图 5 同步头识别过程

Fig. 5 Data synchronous head identification process

同步头检测使用 8 MHz 时钟对 DFTI 总线信号进行过采样,每个数据位采样 8 次,采样到的数值存入移位寄存器尾部。理想状态下,一个有效的同步头应该有 24 位宽。当移位寄存器的 0 ~ 23 位为 0xFFFF00 则识别出指令/状态字,如果移位寄存器的 0 ~ 23 位为 0x000FFF 则识别出数据字。

设计中总线物理层采用 MAX3490 芯片对输入的差分信号进行整形,输出 TTL 电平给 DFTI 解码模块。由 MAX3490 数据手册可知,对于差分大于 2 V 的信号,MAX3490 输出 TTL 高电平;对于差分小于 0.8 V 信号,输出 TTL 低电平。但由于系统外部电磁环境的影响,DFTI 总线数据字在传输过程中可能发生信号畸变,同时传输过程中的阻抗无法完全匹配,使信号的下降沿变陡,上升沿变缓,经过整形后使原信号的高低电平部分发生变化,影响 DFTI 解码模块对同步头的识别。图 6 给出了一个正常数据字被解码模块同时识别成指令字和数据字的故障模式。

图 6 畸变后的数据字头识别

Fig. 6 The identification process of the distortion data word synchronous head

考虑到信号在传输过程中高低电平转换时建立时间的影响,DFTI 解码中对同步头的判断规则为 1.5 位对应的 12 个采样点中有 10 个有效,则认为有效。因此,对同步头的判断在最差情况下,第一个采样点和最后一个采样点刚好在波形的边缘处,折算出时间为 1.125 μs。

如图 7 所示,在 DFTI 总线上的发送设备断电瞬间,由于电源电压下降,转换输出电平发生波动,如果在一个数据字发送的过程中断电,可能产生周期不定的振荡,可能导致 DFTI 解码模块在已经识别出一个数据字的条件下又识别出指令字,引起后端 DFTI 接收控制模块状态紊乱,出现断记故障。

图 7 掉电时总线上的信号

Fig. 7 The bus signal waveform when power down

3 设计优化

3.1 DFTI 解码模块优化

针对同步头判断错误的问题,对 DFTI 解码模块同步头的判断方式由原来的双任务独立判断改为单任务互斥判断:即当判断出一个字头时,判断任务挂起等待当前字解码完成,之后再判断下一个字,以免同一个数据字被识别成数据字同时被识别成指令字。采样时钟由原来的 8 MHz 改为 10 MHz,同步头的判断采用不小于 1.3 位的门限值,增加识别的可

靠性。

3.2 DFTI 接收控制模块优化

同时需对 DFTI 接收控制模块优化。接收控制模块接收到一个数据字后,字的高低字节写入应加入保护机制,防止一个字的高低字节写入被打断,从而保证可靠写入。保证写使能处于受控状态,在写入的空闲期确保写使能关闭。增加对于帧长度出错、帧头识别失败和总线数据通信容错机制,主要措施包括:利用 DFTI 总线的空闲判断一帧数据的结束;一帧同步头识别失败后等待下一帧数据;帧长度

出错后,接收控制模块给出帧长度错的标识并准备好新的一帧接收;总线数据常有的情况下,给出帧长度错标识,并停止向缓存模块写入数据,等待异常结束,防止缓存模块溢出。图 8 和图 9 分别为利用 DFTI 总线空闲状态判断帧结束模块及确保等待状态关闭缓存写使能的相应代码。

图 8 用 DFTI 总线空闲状态判断帧结束模块
Fig. 8 The modular of frame termination estimate by bus idle state

```

'd0:begin
  fifo_wr_r<='b0;
  if(rx_dval_LZH)begin
    if(rx_csw&rx_dword[11:0]==12'hfff)begin
      i<=i+1'b1;
      fifo_wr_r<='b1;
      fifo_dat_r<='heb;
      len<=PKT_LEN[15:0];
      LenErr_r<='b0;
    end
  end
end
end

```

图 9 确保等待状态关闭缓存写使能
Fig. 9 Close the writing enable signal of the FIFO buffer when waiting behind

4 试验验证

在实验室条件下,由函数信号发生器产生 DFTI 激励信号,复现出故障时的输入波形,如图 10 所示。对优化前后的 DFTI 总线记录器进行对比试验,验证问题分析的正确性及优化改进的有效性。

图 10 DFTI 激励波形
Fig. 10 The drive waveform for DFTI recorder

以图 10 的波形为激励信号注入 DFTI 总线记录器。从下载后的数据看,上电后 DFTI 总线记录器建链成功,大约 30 s 内没有打开时标通道,数据中只有自检通道数据,数据文件头正常,第一次出现时标通道数据时,时标值为 0x000b064c(28.9 s),文件位置 0x520;第一次出现 DFTI 总线通道数据,时标值为 0x168bd2(59.1 s),文件位置 0x1c860。之后发现大量 0x10 的错误数据,间隔出现时标通道的数据。最后一次出现的时标通道数据时标为 0x169f0c(59.3 s),文件位置 0x41aa0。可以得出从 DFTI 通道出现错误数据到故障停止记录历时约 0.2 s,接下来近 60 s 内的 DFTI 总线数据无记录,这就验证了 DFTI 总线通道接收到模拟畸变后的波形信号会产生不定长的错误数据并发生断记故障。

对 FPGA 代码改进后,再次将图 10 的波形作为激励信号注入 DFTI 总线采集记录器,从下载后的数据看,上电后 DFTI 总线记录器建链成功,大约 30 s 内,没有打开时标通道,数据中只有自检通道数据,数据文件头正常,第一次出现时标通道数据时,时标值为 0x000b6c2e(29.9 s),文件位置 0x540。在文件位置 0x1e6f0 处,第一次出现 DFTI 总线数据,时标值为 0x16c2f7(59.7 s)。记录中没有出现大量重复数据。记录最后随机停止在 DFTI 总线数据帧上,文件位置 0x67d030,时标值为 0x37f46e(146.7 s),与测试时间相符,没有发生断记故障。对比验证表明,DFTI 总线设计调整后,DFTI 通道接收到畸变后的波形信号后不会产生不定长的错误数据,故障问题解决。

5 结束语

由于 DFTI 总线协议为一种非标协议,物理层采用了 RS422 接口规范,当按照 1553B 总线协议规范设计链路层时与物理层匹配并不完美,在实际应用中,干扰条件下容易发生采集点紊乱的问题。本文改进方法经实验室验证及飞行验证表明可以有效提高 DFTI 总线采集可靠性,对于类似非标总线采集具有一定参考价值。

参考文献:

[1] 顾韬,杨宏伟. 电传系统非标 RS-422 总线信号测试方法研究[J]. 测控技术,2013,32(1):52-55.
GU Tao, YANG Hongwei. Research on signal testing method of non-standard RS-422 bus for telex system

- [J]. Measurement & Control Technology, 2013, 32(1): 52-55. (in Chinese)
- [2] 杨宏伟,吴瑕. 飞控系统数字接口信号测试方案的实现[J]. 测控技术, 2012, 31(增): 138-141.
YANG Hongwei, WU Xia. Application on test scheme of the ACT system digital interface signals[J]. Measurement & Control Technology, 2012, 31 (Suppl.): 138 - 141. (in Chinese)
- [3] 周莉,安军社,谢彦,等. 基于 ASIC 技术的 1553B IP 核的设计[J]. 空间科学学报, 2014, 34(1): 127-136.
ZHOU Li, AN Junshe, XIE Yan, et al. Design of a 1553B IP core based on ASIC technology[J]. Chinese Journal of Space Science, 2014, 34(1): 127-136. (in Chinese)
- [4] 刘明. 某型飞机数字飞控采集器的设计与实现[D]. 西安:西安电子科技大学, 2012.
LIU Ming. The design and implementation of a certain aircraft digital flight-control interface acquisition unit [D]. Xi'an: Xidian University, 2012. (in Chinese)

作者简介:

杨航(1978—),男,河南沁阳人,2008年于空军工程大学获博士学位,现为工程师,主要研究方向为航空通信保密与抗干扰技术、飞行参数记录系统;

YANG Hang was born in Qinyang, Henan Province, in 1978. He received the Ph. D. degree from Air Force Engineering University in 2008. He is now an engineer. His research concerns aviation communication security and anti-jamming technology, flight data recording system.

Email: 13576150@qq.com

李洪烈(1963—),男,山东无棣人,2003年于空军工程大学获硕士学位,现为教授,主要研究方向为航空通信与导航技术、航空检测技术;

LI Honglie was born in Wudi, Shandong Province, in 1963. He received the M. S. degree from Air Force Engineering University in 2003. He is now a professor. His research concerns aeronautical communication and navigation technology, aviation detection technology.

赵冬梅(1981—),女,山东东平人,2007年于中国海洋大学获硕士学位,现为讲师,主要研究方向为航空通信与导航技术、卫星导航技术;

ZHAO Dongmei was born in Dongping, Shandong Province, in 1981. She received the M. S. degree from Ocean University of China in 2007. She is now a lecturer. Her research concerns aeronautical communication and navigation technology, satellite navigation technology.

王倩(1982—),女,山东惠民人,2010年于海军航空工程学院获硕士学位,现为讲师,主要研究方向为数字信号处理和通信仿真技术;

WANG Qian was born in Huimin, Shandong Province, in 1982. She received the M. S. degree from Naval Aeronautical Engineering Institute in 2010. She is now a lecturer. Her research concerns digital signal processing and communication simulation technology.

王茹意(1986—),女,山东栖霞人,2011年于海军工程大学获硕士学位,现为讲师,主要研究方向为数字通信技术和航空导航技术。

WANG Ruyi was born in Qixia, Shandong Province, in 1986. She received the M. S. degree from Naval Engineering University in 2011. She is now a lecturer. Her research concerns digital communication and navigation technology.