

doi:10.3969/j.issn.1001-893x.2013.08.022

一种适用于频谱监测的高效中频信道化结构^{*}

冉小刚^{**},冯全源

(西南交通大学 微电子研究所,成都 610031)

摘 要:针对软件无线电接收机对空中通信信号进行监测搜索的过程中频率分辨率与搜索速度的矛盾,在分析中频信道化技术原理的基础上,设计了一种适用于频谱监测的信道化结构,通过 Simulink 建模仿真验证了此种结构可以无误差地还原输入信号频谱,根据实际项目需要,利用 Xilinx 集成设计工具 Sysgen 进行快速设计并最终在 FPGA 中实现了八信道的信道化结构。该设计方法可以大大加快信道化接收机的硬件实现速度,具有一定的工程实际应用价值。

关键词:软件无线电接收机;信号搜索;信道化结构;信号还原;频谱监测;硬件实现

中图分类号:TN971 **文献标志码:**A **文章编号:**1001-893X(2013)08-1084-04

A High-efficient IF Channelized Structure for Spectrum Monitoring

RAN Xiao-gang, FENG Quan-yuan

(Institute of Microelectronics, Southwest Jiaotong University, Chengdu 610031, China)

Abstract: For the contradiction between frequency resolution and search speed in communication signal monitoring search process by software radio receiver, a suitable channelized structure is proposed based on analysis of the principle of the intermediate frequency channelized technology. Simulation results show that this structure offers the error-free approximation to recover the spectrum of input signal. With the help of Xilinx integrated design tool System Generator, an 8-channel structure is realized in FPGA according to the actual need of the project. This design method can greatly improve the hardware realization speed of channelized receiver and find engineering application value.

Key words: software radio receiver; signal search; channelized structure; signal recovery; spectrum monitoring; hardware implementation

1 引 言

无线电监测设备要求瞬时监测的带宽越来越宽,频谱分辨率也越高越好,这就要求接收机能够具有高概率截获、宽带宽接收的特点^[1-2]。一般用于监测的无线电接收机虽采用软件无线电的结构,具有较宽的瞬时处理带宽,但由于后端 FFT 器件的限制,分辨率却不够高,信道化技术通过将一个较宽带

宽内的信号分为多个并列信道分别处理^[3],可以有效解决实时处理带宽与频率分辨率之间的矛盾^[4]。本文针对宽带、高速、高分辨率的实时监测需求,采用了将信道化技术用于信号监测接收平台的中频部分的技术。本文重点讨论了信道化技术的实现原理,结合具体指标给出了一种利用 Sysgen (System Generator)进行快速设计并在 FPGA 中实现的方法。

传统的信道化接收机实现需要很高的硬件成

^{*} 收稿日期:2013-02-07;修回日期:2013-05-07 Received date:2013-02-07;Revised date:2013-05-07

基金项目:国家自然科学基金资助项目(60990320,60990323,61271090);国家高技术研究发展计划(863计划)项目(2012AA012305);四川省科技支撑计划项目(2012GZ0101);成都市科技计划项目(12DXYB347JH-002)

Foundation Item: The National Natural Science Foundation of China(No.60990320, 60990323,61271090);The National High-tech R&D Program of China(863 Program) (2012AA012305);Sichuan Provincial Science and Technology Support Project (2012GZ0101);Chengdu Science and Technology Support Project(12DXYB347JH-002)

^{**} 通讯作者: littlelj@126.com **Corresponding author:** littlelj@126.com

本,现代流行的设计方法是利用多相滤波技术来降低实现的复杂度。文献[5]推导了直接应用于 AD 采样后信号的高效信道化接收机的通用结构,并分析了抽取因子对信道化输出的影响作用,但没有考虑具体实现的过程。本文在其通用结构的基础上结合 FPGA 的具体实现将多相结构加以改进以便于 Sysgen 建模并最终在 FPGA 中予以实现。

2 数字信道化接收原理及高效结构

2.1 数字信道的划分

数字信道的划分有很多种分法,由于现实中多是直接对 AD 后的实信号进行数字中频处理,故本文采用对实信号处理较高效的信道划分方法。设共有 K 个子信道,第 k 个子信道的中心频率取: $w_k = 2\pi k/K + \pi/2K, k = 0, 1, 2, \cdots, K$ 。原型低通滤波器的通带截止频率为 $w_p = \pi/2K$,阻带截止频率为 $w_s = \pi/K$ 。信道的排列如图 1 所示。




图 1 适用于实信号的信道划分方式
Fig.1 Channel division way suitable for real signal

在图 1 中, $0+, 1+ \cdots K+$ 表示 K 个信道的输出, $0-, 1- \cdots K-$ 表示 K 个信道的镜像输出。从图 1 可以看出,按照此种信道划分方式可以保证各个子信道间没有混叠,针对实信号只需取出 $0 \sim \pi$ 内的正频谱和 $\pi \sim 2\pi$ 之内的镜像频谱就可以恢复原信号。

2.2 信道化结构的多相推导

信道化的一般结构如图 2 所示,其原理是先通过不同的本振将信号混频到零中频,再通过低通滤波器来实现信道的划分,当信道数过多时,低通滤波器的通带会很小,直接实现所需滤波器的阶数较高,所以必须采用多相滤波技术。




图 2 信道化接收机的一般结构
Fig.2 General structure of channelized receiver

采用多相滤波技术,先进行抽取再滤波,每一路信道输出的最终结果 $x_k(m)$ 都可以表示为^[4]

$$x_k(m) = \sum_{k=0}^K \{ [(S_k(m)e^{jw_k mD}) * h'_k(m)] \cdot e^{-j\frac{\pi}{2K}k} \} \cdot e^{-j\frac{2\pi}{K}k} \quad (1)$$

其中,设输入信号为 $S(n)$,信道的数量为 $K+1, D$ 为抽取倍数, $S_k(m) = S(mD - K)$, $h'_k(m) = h_{LP}(KD + k)$ 为原型滤波器的多相分支。

为了抽取后信号不发生混叠,可以证明抽取的倍数最大不能超过信道的个数。为了使信号在输出端实现频谱重构,我们取抽取倍数 D 等于信道的个数 K 。将 $D = K$ 以及 w_k 代入式(1)可得

$$\begin{aligned} x_k(m) &= \sum_{k=0}^K \{ [(S_k(m)e^{j(\frac{2\pi k}{K} + \frac{\pi}{2K})mD}) * h'_k(m)] \cdot e^{-j\frac{\pi}{2K}k} \} \cdot e^{-j\frac{2\pi}{K}k} = \\ &= \text{DFT}\{ [(S_k(m)e^{j(\frac{2\pi k}{K} + \frac{\pi}{2K})mD}) * h'_k(m)] \cdot e^{-j\frac{\pi}{2K}k} \} = \\ &= \text{DFT}\{ [(S_k(m)e^{j(2\pi k + \frac{\pi}{2})m}) * h'_k(m)] \cdot e^{-j\frac{\pi}{2K}k} \} \end{aligned} \quad (2)$$

因为 $e^{j(2\pi k + \frac{\pi}{2})m} = e^{j\frac{\pi}{2}m}$,代入上式可得到此种信道化高效结构的最终形式,也是本文将要实现的结构:

$$x_k(m) = \text{DFT}\{ [(S_k(m)e^{j\frac{\pi}{2}m}) * h'_k(m)] \cdot e^{-j\frac{\pi}{2K}k} \} \quad (3)$$

3 信道化结构的 FPGA 实现

Sysgen 工具是由 MathWorks 与 Xilinx 合作开发而成,DSP 设计人员可使用 Matlab 和 Simulink 工具在 FPGA 内进行开发和仿真来完善 DSP 设计。Sysgen 提供了数字信号处理建模环境,简化并加速了 DSP 系统级硬件设计。它通过建立数字信号处理系统抽象算法,将抽象算法转化成可靠的硬件,成为数字信号处理高层系统设计与 Xilinx FPGA 实现的“桥梁”。

本文利用 Sysgen 进行快速的信道化结构设计,为了切合实际项目要求对中频采样率为 120 MHz 的信号进行信道划分,设计了一个八信道的信道化接收机,抽取倍数与信道数相等。利用 FDDAtool 设计了一个通带截止频率、阻带截止频率分别为 $\pi/16$ 、 $\pi/8$,阶数为 88 的原型低通滤波器。

图 3 为信道化接收机在 Sysgen 中实现,主要由 DDC、sub-FIR、8chan-FFT 3 个子模块组成。

DDC:主要用来作复乘,分为 DDC1 和 DDC2,分别对应式(3)中两个复数的乘法,DDC1 用 DDS 来实现,DDC2 用复乘模块来实现。




图 3 在 Sysgen 中实现八信道的硬件设计
Fig.3 Realization of 8-channel receiver in Sysgen

Sub-FIR: 子信道滤波器, 用 Xilinx 库中的 FIR-compiler 实现, 每个子滤波器的系数通过将原型低通滤波器系数延迟抽取取得。

8CH-FFT: 如图 4 所示, 通过多路复用将 8 路数据并为 1 路输入 FFT 模块, 再将结果利用时分多路模块转换为对应的 8 路输出, 通过握手信号 dv 保证输入和输出数据对应。FFT 模块采用流水线结构。




图 4 8 路并行 FFT 的实现
Fig.4 Realization of 8-channel FFT

Sysgen 可以直接将模型转换为一个完整的 ISE 工程甚至生成可直接下载到对应 FPGA 中的 bit 文件。本次设计的目标板选择了 virtex-5 xc5x110t 开发板, 它具有丰富的 slice 和 DSP48 资源, 能很好地满足设计的要求, 利用其硬件协仿真功能将硬件实现部分生成 bit 流下载到 FPGA 中, 而信源和输出示波器则调用 Matlab 中的模块。为验证硬件实现的结果, 输入速率为 120 MHz 的信源中包含 4 个带宽分别为 8 MHz、4 MHz、2 MHz、1 MHz 的 OFDM 信号。

硬件协仿真结果如图 5 所示, 其中 (b)、(c)、(d)、(e) 分别为 4 个有信号的信道频谱, (f) 为最后

的拼接频谱, 将其与输入信号的频谱(a)对比可以看出几乎一致, 证明此信道化结构可以有效地在频域恢复原信号。




图 5 硬件协仿真的结果
Fig.5 Result of hardware co-simulation

4 结束语

本文推导了一种可以应用于频谱监测的高效中频数字信道化结构, 通过多路并行接收可以实现信号频谱无失真重构, 为信号的检测、分选、识别提供了基础^[6]。通过 Simulink 仿真并最终用 Sysgen 硬件实现。仿真和硬件实现结果都符合设计要求, 此种设计方法可以大大加快信道化技术的硬件实现过程, 具有一定的工程实用价值, 目前此种结构已经用于某通信全景扫频系统。

参考文献:

- [1] 孙磊,安建平.基于软件无线电的无线频谱测量接收机设计[J]. 计算机测量与控制,2007,15(12):1822-1823.
SUN Lei, AN Jian-ping. Design and Implementation of a Radio Spectrum Monitoring Receiver[J]. Computer Measurement & Control, 2007, 15(12): 1822-1823. (in Chinese)
- [2] Namgoong W. A channelized digital ultrawideband receiver [J]. IEEE Transactions on Wireless Communications, 2003, 2(3): 502-510.
- [3] Zahiriak D R, Sharpin D L, Fields T W. A hardware-efficient, multirate, digital channelized receiver architecture[J]. IEEE Transactions on Aerospace and Electronic Systems, 1998, 34(1): 137-152.
- [4] 王芳,黄振,陆建华. 高效非均匀数字信道化及信号重建技术[J]. 电讯技术, 2011, 51(5): 46-50.
WANG Fang, HUANG Zhen, LU Jian-hua. Efficient Non-uniform Digital Channelizer and Signal Reconstruction Technology[J]. Telecommunication Engineering, 2011, 51(5): 46-50. (in Chinese)
- [5] 王永明,王世练,陈利虎. 数字信道化接收机结构分析及应用[J]. 飞行器测控学报, 2008, 27(4): 37-40.
WANG Yong-ming, WANG Shi-lian, CHEN Li-hu. Architecture Analysis and Application of Digital Channelized Receiver [J]. Journal of Spacecraft TT&C Technology, 2008, 27(4): 37-40. (in Chinese)

- [6] Lopez-Risueno G, Grajal J, Sanz-Osorio A. Digital channelized receiver based on time-frequency analysis for signal interception[J]. IEEE Transactions on Aerospace and Electronic Systems, 2005, 41(3): 879-898.

作者简介:



冉小刚(1990—),男,四川南充人,2011年获学士学位,现为硕士研究生,主要研究方向为集成电路设计、软件无线电;

RAN Xiao-gang was born in Nanchong, Sichuan Province, in 1990. He received the B.S. degree in 2011. He is now a graduate student. His research concerns integrated circuit design and software radio.

Email: littledj@126.com

冯全源(1963—),男,江西景德镇人,西南交通大学微电子研究所所长、博士生导师、IEEE 高级会员,主要研究方向为数字、模拟、射频与混合信号集成电路设计、数字系统设计和嵌入式系统、现代天线技术、RFID 技术(物联网技术)等。

FENG Quan-yuan was born in Jingdezhen, Jiangxi Province, in 1963. He is now the Director of Institute of Microelectronics as well as the Ph.D. supervisor in Southwest Jiaotong University, and also an IEEE senior member. His research concerns digital, analog, RF and mixed-signal IC design, digital system design and embedded system, modern antenna technology and RFID(Internet of Things) technology.

Email: fengquanyuan@163.com