

文章编号:1001-893X(2010)08-0129-05

基于 FPGA 的 AIS 中频收发信机设计及实现^{*}

郑 力, 钟 杰

(中国西南电子技术研究所, 成都 610036)

摘 要:针对海事自动识别系统(Automatic Identification System, AIS)收发信机的信号处理主要采用专用芯片实现的现状,提出了一种中频数字化的替代方案,采用 FPGA 完成 AIS 中频收发信机的信号处理。重点研究了突发 GMSK 中频信号的调制、差分解调、位同步和帧同步的设计方法及实现过程。测试结果表明,采用并行化的数字信号处理,增强了设备的灵活性和可靠性,并提高了设备的性能。

关键词:自动识别系统;收发信机;中频数字化;并行数字信号处理

中图分类号:TN924 **文献标识码:**A doi:10.3969/j.issn.1001-893x.2010.08.027

Design and Implementation of an AIS IF Transceiver Based on FPGA

ZHENG Li, ZHONG Jie

(Southwest China Institute of Electronic Technology, Chengdu 610036, China)

Abstract: The signal processing of maritime AIS(Automatic Identification System) transceiver is mainly realized by special IC(Integrated Circuit). In this paper, a digital IF(Intermediate Frequency) substitute solution is proposed in which FPGA (Field Programmable Gate Array) is adopted to implement the maritime AIS IF transceiver signal processing. The design and implementation of modulation, difference demodulation, bit and packet synchronization of burst GMSK IF signal is emphasized. Test results indicate that this solution leads to much more flexibility and reliability, and the performance of the equipment is also improved thanks to parallel digital signal processing.

Key words: automatic identification system(AIS); transceiver; digital IF; parallel digital signal processing

1 引 言

船舶自动识别系统(AIS)是由国际海事组织(IMO)、国际助航设备和航标协会(IALA)以及国际电信联盟(ITU-R)共同提出的技术标准,可用于船舶避碰、水上智能交通管理及海域监视等领域。AIS 设备主要有 Class A、Class B 船载应答机和 AIS 基站、航标灯等。目前, AIS 设备在欧美国家已广泛使用,我国及东南亚地区正处于推广安装阶段。

AIS 收发信机是 AIS 硬件设备的主要组成部分,由工作于海事 VHF 频段的一路 TDMA 发射机、

两路 TDMA 接收机组成,它的实现是 AIS 物理层的关键技术之一。目前,市场上销售的 AIS 设备中,该收发信机终端部分的功能由专用芯片(如英国 CML 公司的 CMX910 和 CMX589 等)在零中频实现,它与射频部分之间为基带接口。这样的设备结构形式不利于设备的功能扩展及改进,不利于终端模块的单独测试。另外,由于海事 AIS 属于专业市场,市场容量相对有限,对 AIS 专用芯片的市场需求量不大,因此 CML 公司已逐渐减少 CMX910 等芯片的生产,这使得有必要研制该类芯片的替代品。随着软件无线电理论的发展成熟和高性能 A/D、D/A 器件及 FPGA 价格的大幅降低,该收发信机的中频数字化低成本

^{*} 收稿日期:2010-04-25;修回日期:2010-06-18

实现成为可能。

根据 AIS 的物理层协议,本文首先分析了 AIS 中频收发信机的信号处理原理,然后论述了基于 FPGA 的 AIS 中频收发信机的硬件组成、软件流程和具体实施方案,以实现一路 TDMA 突发中频信号的发射和两路 TDMA 突发中频信号的并行接收。

2 相关理论分析

2.1 AIS 物理层结构

AIS 是以自组织时分多址(SOTDMA)协议为核心技术的 TDMA 通信系统,工作于半双工方式。AIS 使用的物理信道为海事 VHF87(161.975 MHz)、88 频道(162.025 MHz),该信道在时间上被划分成固定长度的时隙(SLOT),一分钟为一帧(FRAME),一帧包含 2 250 个时隙,每个时隙长 26.67 ms,时隙的划分是以 GPS 的秒脉冲为基准的。本地组网的各 AIS 设备在 SOTDMA 协议所预约的时隙内,交替使用海事 VHF87、88 频道发射自己的信息包(Packet),而在其余时隙则在这两个频道上同时静默接收其它船舶发送的信息包^[1]。

AIS 中频收发信机使用 $B_b T_s = 0.3$ 或 0.5 的 GMSK 调制方式,数据编码方式为不归零倒置(NRZ-I)码,码速率为 9.6 kbit/s,而且工作于突发模式;AIS 有效数据按 HDLC 协议组包,一个发射时隙内的 AIS 信息包最多含 248 bit,其组成如图 1 所示。

训练 序列 24 bit	起始 标志 8 bit	AIS 有 效数据 168 bit	帧校验 序列 16 bit	终止 标志 8 bit	缓冲 24 bit
--------------------	-------------------	-------------------------	---------------------	-------------------	--------------

图 1 AIS 信息包的组成
Fig.1 Composition of AIS data packet

训练序列为 24 bit 的 01 交替序列;起始、结束标志为 8 bit 的 01111110;帧校验序列(FCS)使用 CRC - CCITT - 16 格式,其生成多项式为 $x^{16} + x^{12} + x^5 + 1 = 0x8408$ 。

2.2 GMSK 信号分析

2.2.1 GMSK 信号的数学描述

假设原始的输入基带数据流 $\{d_k\}$ 为双极性 (+1 或 -1) 的二进制 NRZ 信号,传输速率为 $f_s = 1/T_s$, T_s 为符号周期。经差分编码并取反后,得到待发送的基带数据流 $\{a_k\}$ 。

GMSK 调制所用高斯低通滤波器的传输函数为 $H(f) = \exp(-\alpha^2 f^2)$ (1) 式中, α 是与滤波器 3 dB 带宽 B_b 有关的一个系数, α

$= (\ln 2/2)^{1/2}/B_b$ 。 $H(f)$ 对应的冲激响应为

$$h(t) = \frac{\sqrt{\pi}}{\alpha} \exp\left(-\frac{\pi^2}{\alpha^2} \times t^2\right) \tag{2}$$

$a(t)$ 经过预调制高斯滤波器赋形后,得到:

$$x(t) = \sum_{n=-\infty}^{+\infty} \frac{a_n}{T_s} \times g(t - nT_s) \tag{3}$$

式中, $g(t)$ 为高斯低通滤波器的矩形脉冲响应。当 $B_b T_s = 0.3, 0.5$ 时, $g(t)$ 波形能量主要集中在 $\pm 2.5 T_s$ 的范围内^[2],故可将 $g(t)$ 截断为 $5 T_s$ 宽度。

GMSK 信号是用频率来传递信息的 2FSK 信号的特例^[3],可表示为

$$S(t) = \cos[\omega_c t + \varphi(t)] \tag{4}$$

式中, $kT_s \leq t < (k+1)T_s$; $\omega_c = 2\pi f_c$, f_c 是载波频率; $\varphi(t)$ 为瞬时相位,

$$\varphi(t) = \frac{\pi}{2} \times \int_{-\infty}^t [x(\tau)] d\tau \tag{5}$$

由式(5)可知,高斯滤波赋形后的相位积分使得 GMSK 信号具有连续平滑的相位轨迹,从而改善了其频谱特性,降低了带外辐射。但由于高斯低通滤波器的冲激响应 $h(t)$ 在时域上是无限扩展的,双极性码元序列 $\{a_k\}$ 通过高斯低通滤波器后产生拖尾现象,相邻脉冲之间有重迭,导致 $g(t)$ 在时域上也是无限扩展的,因此 GMSK 信号中存在由于高斯低通滤波引入的码间串扰^[4]。

为了实现中频数字化的调制、差分解调(DPD),需要把文中所述的各公式转化为离散形式。在此过程中,除按采样定理完成各信号的离散化之外,还要把公式中的积分转化为合适的数值积分。

2.2.2 GMSK 调制及上变频

按式(5)计算得到 $\varphi(t)$ 后,令 $S_I(t) = \cos\varphi(t)$, $S_Q(t) = \sin\varphi(t)$,再按式(6)计算,可得到发 GMSK 中频信号为

$$S(t) = S_I(t) \cos(\omega_c t) - S_Q(t) \sin(\omega_c t) \tag{6}$$

2.2.3 下变频

经过存在视距传播途径的 VHF 无线信道传输后,接收机前端输出的 GMSK 中频信号可表示为

$$R(t) = \cos[(\omega_c + \Delta\omega) \times t + \varphi'(t)] + n(t) = S'_I(t) \cos(\omega_c t) - S'_Q(t) \sin(\omega_c t) + n(t) \tag{7}$$

式中, $\Delta\omega$ 为由于多普勒频移、收发端载频的固有频差和相位噪声等原因导致的收发端载频频差; $\varphi'(t)$ 为收 GMSK 中频信号的瞬时相位; $n(t)$ 为带限后的高斯白噪声。

多普勒频移是收发端载频频差 $\Delta\omega$ 的主要组成部分。由于海事船舶、基站之间的相对移动而产生的最大多普勒频移 Δf 可表示为

$$\Delta f = \frac{v}{C}f \tag{8}$$

式中, v 为相对移动速度, C 为真空中的光速, f 为工作载频。在海事应用中, 当 $v = 120 \text{ km/h}$ 、 $f = 162 \text{ MHz}$ 时, $\Delta f < 200 \text{ Hz}$ 。

将收 GMSK 中频信号 $R(t)$ 经带通采样、数字下变频后, 可得到 $S'_I(t)$ 和 $S'_Q(t)$ 的离散形式。

2.2.4 2 bit差分分解调

2 bit DPD 的性能比 1 bit 的好^[5]。令相隔两个符号周期的收 GMSK 中频信号瞬时相位变化量为 $\Delta\varphi'(t)$, 且判决分量

$$\Delta = S'_I(t)S'_I(t - 2T_s) + S'_Q(t)S'_Q(t - 2T_s) \tag{9}$$

Δ 经过低通滤波后可得到 $d'(t)$, 而且:

$$d'(t) = \cos[\Delta\varphi'(t)] = \cos[\varphi'(t) - \varphi'(t - 2T_s)] \tag{10}$$

当位同步钟恢复后, 在 $t = kT_s$ 时刻,

$$d'(kT_s) = \cos\left[\frac{\pi}{2}(a_k + a_{k-1}) + \frac{\pi}{2}G\right] \tag{11}$$

式中, $\pi G/2$ 为码间串扰^[2]。当 $B_bT_s = 0.3、0.5$ 时, $\pi G/2 \leq \pi/8$, 式(11)可简化为

$$d'(kT_s) = \cos\left[\frac{\pi}{2}(a_k + a_{k-1})\right] = a_k \oplus a_{k-1} = d'_k \tag{12}$$

式中, $\{d'_k\}$ 即为恢复的发送序列, 它与输入基带数据流 $\{d_k\}$ 的相位相反。

3 设计实现

3.1 硬件设计

整机经指标论证和低成本设计的考虑, 确定发中频信号的载频为 48 MHz、收中频信号的载频为 38.4 MHz。根据带通采样定理, 可确定收中频信号的采样率; 为保证 GMSK 基带赋形时的波形准确度和位同步钟的提取精度, 可将基带信号的采样率定为符号速率的 20~32 倍。上述采样率的选取, 对数字信号处理器件的高速运算性能提出了一定的要求。

AIS 中频发信机主要由 FPGA 和 AD9767、U2793B 组成, 后两者组成正交调制电路。而 AIS 中频收信机主要由 FPGA 和 AD9244 组成, 其中 FPGA 完成主要的信号处理功能。与 DSP 或 ARM 相比,

FPGA 更适合于并行的定点算法实现。本设计中的 FPGA 选用 Xilinx 公司专用于低成本信号处理的 XC3S-3400A, 可稳定工作在 250 MHz 时钟下, 完全能够满足本设计的要求。

根据收中频信号的动态范围 ($-10 \pm 15 \text{ dBm}$) 和采样率, 选择 14 位、最大工作速率为 65 MSPS 的 AD9244 为 A/D 变换器。

为减小 I、Q 通道的幅度和相位不一致性, 选用双通道的 AD9767。AD9767 为 14 位、最大工作速率为 125 MSPS 的 TxDAC+ 类型的 D/A 变换器, 它将数字形式的基带 I、Q 信号转变为模拟形式, 送给 U2793B 进行正交调制, U2793B 的本振工作范围为 30~300 MHz。

3.2 AIS 中频发信机

3.2.1 实现方案

送入 AIS 中频发信机的基带数据, 在 SOTDMA 协议预约的时隙内, 形成突发 GMSK 中频信号。该发信机的实现结构如图 2 所示, 其中虚线框内的部分在 FPGA 中实现。




图 2 AIS 中频发信机的实现结构
Fig.2 Realized structure of AIS IF transmitter

产生 GMSK 中频信号的关键点之一, 在于高斯低通滤波器的实现。在本设计中, B_bT_s 的取值为 0.3 或 0.5, 高斯低通滤波器使用 FIR 逼近的方式实现。

图 2 中的 FM 基带调制由 DDS 调制器实现, 它将高斯赋形滤波器的输出作为自己的频率控制字进行相位累加, 生成瞬时相位 $\varphi(t)$ 。

3.2.2 软件流程

突发 GMSK 信号的发射流程如图 3 所示。整个发射过程可以分成 3 个部分: 开始时, 待发送的基带数据经数据分段、差分编码和 HDLC 组包后, 形成一个突发数据包, 然后进入循环等待状态; 当预约的发射时隙到来时, 让该突发数据包通过高斯赋形滤波、DDS 调制后形成瞬时相位 $\varphi(t)$; 最后, 根据 $\varphi(t)$ 查 sin 表, 得到 GMSK 基带信号的同相、正交分量, 并经多级内插及滤波后, 以数字的方式并行输出。上述的整个过程由 FPGA 程序来处理。




图 3 突发 GMSK 信号的发射流程
Fig.3 Transmitting flow of burst GMSK signal

3.3 AIS 中频收信机

3.3.1 实现方案

AIS 中频收信机中有两路并行的接收通道。接收的 GMSK 中频信号经带通采样后,送往 FPGA 进行前导字检测、数字解调等处理,其中一路接收通道的实现结构如图 4 所示。




图 4 AIS 中频收信机的实现结构
Fig.4 Realized structure of AIS IF receiver

带通采样得到的数字中频信号采样率较高,经数字下变频(DDC)后,得到采样率较低的 I、Q 两路基带信号 $S'_I(t)$ 、 $S'_Q(t)$ 。DDC 中的多级抽取及滤波,可用多级积分梳状(CIC)滤波器、半带(HB)滤波器级联的多相滤波结构实现^[6]。

在按式(10)计算得到的 $d'(t)$ 中,含有位同步钟的频率分量,可用经典的早-迟门积分环提取^[7],其环路结构如图 5 所示。




图 5 早-迟门位同步环
Fig.5 Bit synchronization loop of early-late gate

为保证所提取的位同步钟的精度,并考虑到环路的锁定时间应小于训练序列中 8 bit 的持续时间, $d'(t)$ 的采样率可取为符号速率的 20 倍左右。

在突发 GMSK 信号的接收过程中,需要确定 AIS 信息包的起始位置(即前导字的位置),以便从中提取有效的 AIS 数据。将差分解调后的信号 $d'(t)$ 与本地的同步序列进行相关,根据相关峰的位置,可确定 AIS 信息包的起始位置。如果本地的同步序列仅由训练序列构成,则相关峰中存在凹点,影响相关峰的位置判决;而将训练序列加上起始标志作为本地的同步序列参与相关运算,可得到无凹点的相关峰。

3.3.2 软件流程

突发 GMSK 信号的接收流程如图 6 所示。整个接收过程可以分成 3 部分:开始时,接收机处于信号侦收状态,通过相关计算检测是否有突发 GMSK 信号到达;当检测到突发 GMSK 信号并且相关峰超过门限值时,启动位同步提取、差分解调程序,同时记录此时的时隙标签号;然后对解调得到的数据进行 CRC 校验,如果结果正确则进行 HDLC 解包并加时隙标签后输出,反之则丢弃该数据包。上述的整个过程也由 FPGA 程序来处理。




图 6 突发 GMSK 信号的接收流程
Fig.6 Receiving flow of burst GMSK signal

4 实验与分析

研制出的 AIS 中频收发信机如图 7 所示。用 RS 公司的 FS-IQ7 信号分析仪测试,该 AIS 中频收发信机输出中频信号的眼图如图 8 所示,所得测试指标符合要求^[1],其中 $EVM \leq 3.5\%$ 。如果将正交调制器集成在 FPGA 内,可改善至 $EVM \leq 2.5\%$,但“多级内插及滤波”环节将耗用较多的 FPGA 内部资源。

因此从成本考虑,采用了外部的正交调制器。

用 Agilent 公司的 E4433B 信号发生器和误码率测试仪 AV5237 进行测试,AIS 中频收发信机在规定的信噪比、信号幅度及频偏($\pm 1\text{ kHz}$)的情况下,可达到小于等于 10^{-4} 的误码率指标。




图 7 AIS 中频收发信机实物
Fig.7 Photo of AIS IF transceiver




图 8 输出中频信号的眼图
Fig.8 Eye - diagram of output IF signal

5 结 论

利用本文所介绍的方法研制了 AIS 中频收发信机,与以往的 AIS 设备相比,实现了符合 AIS 物理层协议的突发 GMSK 信号的中频数字化调制解调。实验结果证明,该中频收发信机的各项技术指标符合 AIS 物理层的要求,已成功应用于话数同传的 AIS 话数端机中。另外,在增加频偏校正环节后,本文对设计大多普勒频移的相关中频数字化设备具有一定的指导和参考意义。

参考文献:

[1] IEC - 61193 - 2, Maritime navigation and radiocommunication equipment and systems - Automatic identification systems(AIS)[S].
[2] 张邦宁.GMSK 信号相干解调及载波同步方法[J].微

波与卫星通信,1998(2):34 - 39.
ZHANG Bang - ning. Coherent Demodulation and Carrier Synchronization Method of GMSK Signal [J]. Microwave and Satellite Communication, 1998,32(2):34 - 39. (in Chinese)
[3] 王士林,陆存乐,龚初光.现代数字调制技术[M].北京:人民邮电出版社,1987.
WANG Shi - lin, LU Cun - le, GONG Chu - guang. Modern Digital Modulation Technique[M]. Beijing: The People's Posts and Telecommunications Press, 1987. (in Chinese)
[4] 叶丽艳,吴中一.GMSK 基带信号的分析及改进[J].微波与卫星通信,1997(2):27 - 31.
YE Li - yan, WU Zhong - yi. Analysis and Amelioration of GMSK Baseband Signal[J]. Microwave and Satellite Communication, 1997,31(2):27 - 31. (in Chinese)
[5] Marvin K S, Charles C W. Differential detection of gaussian MSK in a mobile radio environment[J]. IEEE Transactions on Vehicular Technology, 1984,33(4):307 - 320.
[6] 杨小牛,楼才义.软件无线电原理与应用[M].北京:电子工业出版社,2001.
YANG Xiao - niu, LOU Cai - yi. The Principles and Applications of Soft Defined Radio[M]. Beijing: Publishing House of Electronics Industry, 2001. (in Chinese)
[7] 陈玲,任重,夏俊.综合基带遥测单元信号同步的实现[J].电讯技术,2001,41(2):16 - 18.
CHEN Ling, REN Zhong, XIA Jun. Synthetical Baseband Remote Cell Signal Synchronous Realization [J]. Telecommunication Engineering, 2001,41(2):16 - 18. (in Chinese)

作者简介:

郑 力(1971 -),男,四川成都人,硕士,工程师,主要研究方向为通信、识别信号处理及总体技术的研究;
ZHENG Li was born in Chengdu, Sichuan Province, in 1971. He is now an engineer with the M.S. degree. His research interests include communication and identification signal processing, system integration.

Email: phoenixzht@126.com

钟 杰(1964 -),男,四川人,硕士,高级工程师,主要研究方向为通信协议、嵌入系统、目标识别、系统集成等。

ZHONG Jie was born in Sichuan Province, in 1964. He is now a senior engineer with the M.S. degree. His research interests include communication protocol, embedded system, surveillance, system integration, ect.

Email: zhongjie8573@126.com